GPU、HBM、CoWoS 是什麼？10分鐘搞懂 AI 算力產業鏈核心技術

📌 重點摘要：閱讀本文前先掌握五大核心要點

GPU 是 AI 訓練的核心運算晶片，其大規模平行架構使其遠比 CPU 更適合矩陣乘法運算；截至 2026 年初，NVIDIA 仍掌握全球 AI GPU 市場的絕對主導地位，但 AMD 的 MI300 系列已開始取得部分雲端大廠訂單
HBM（高頻寬記憶體）透過 3D 垂直堆疊架構，提供傳統 DDR5 DRAM 數十倍的記憶體頻寬，是高階 AI GPU 不可或缺的配套元件；目前 SK Hynix 在 HBM3E 技術上具備量產良率領先優勢
CoWoS 是台積電開發的先進封裝技術，負責透過矽中介層將 GPU 晶片與 HBM 高密度整合，2024–2025 年間因產能嚴重供不應求，成為制約 AI 伺服器出貨速度的核心瓶頸
AI 算力產業鏈橫跨晶片設計（NVIDIA、AMD）、晶圓代工（台積電）、先進封裝（台積電、日月光）、高頻寬記憶體（SK Hynix、Micron）與伺服器系統組裝（緯穎、廣達、鴻海）多個層級，台灣廠商在製造端佔有極關鍵地位
投資 AI 算力相關公司前，建議投資人自行評估技術迭代替代風險、美國出口管制地緣政治風險、雲端大廠資本支出週期波動，以及供應商客戶集中度等因素；本文所有內容僅為產業知識介紹，不構成任何投資建議

AI 算力產業鏈是什麼？為何它在 2024–2026 年成為全球焦點？

從 ChatGPT 到大型語言模型：驅動算力需求暴增的歷史起點

2022 年 11 月 ChatGPT 公開發布後不到兩個月，月活用戶即突破一億，這個速度徹底改寫了科技業對 AI 基礎建設急迫性的評估。在這個歷史轉折背後，真正驅動需求爆炸的是大型語言模型（LLM）的訓練規模：早期 GPT-4 等級的模型訓練動用數萬顆 NVIDIA A100 GPU，而每一代模型參數規模幾乎以 10 倍速度擴張。2024 年起，微軟、Google、Amazon、Meta 等雲端巨頭競相宣布史無前例的資料中心資本支出計畫，AI 算力需求進入工業化採購時代。供應鏈從上游晶片設計到下游伺服器組裝全面爆單，台灣製造廠商也首次以「產業鏈關鍵節點」的姿態站上全球科技版圖的核心位置。

算力產業鏈的三個核心層級：運算晶片、先進封裝、高頻寬記憶體

理解 AI 算力供應鏈，從三個不可分割的技術層級入手最為直接。運算晶片層由 GPU（或 ASIC）負責執行矩陣乘法運算，是整條鏈的計算核心；高頻寬記憶體（HBM）層負責以極高速率向 GPU 持續餵送資料，解決算力「無資料可吃」的饑餓問題；先進封裝層（以台積電 CoWoS 為代表）則是將 GPU 晶片與 HBM 在物理上緊密整合的介面技術，讓兩者之間的資料傳輸不必跨越長距離 PCB 走線。三個層級缺一不可——有了最快的 GPU，但沒有足夠頻寬的 HBM，等於讓跑車只靠一條細管供油；HBM 再快，缺少 CoWoS 把它貼在 GPU 旁邊，頻寬也會被封裝瓶頸攔截殆盡。

台灣在全球 AI 算力供應鏈中佔據哪些位置？

台灣廠商在製造端佔有結構性、短期難以替代的位置。台積電掌握全球最先進的 5 奈米以下邏輯晶圓代工技術，以及目前唯一能規模量產的 CoWoS 先進封裝產能；日月光集團（ASE）承接大量 AI 模組封測訂單；廣達、緯穎（Wiwynn）、鴻海則是主要 AI 伺服器代工廠，直接替 NVIDIA 組裝 HGX 機板與整機系統。台灣在這條鏈上的核心優勢不在設計（設計主要集中在美國），而在製造工藝的深厚積累與供應鏈協調能力。這也解釋了為何每次 CoWoS 產能出現缺口，全球 AI 伺服器出貨進度就直接受到牽連。

GPU 是什麼？它和 CPU 有什麼根本差別？

CPU vs GPU：串行運算 vs 平行運算的架構差異

CPU（中央處理器）是為「快速完成單一複雜任務」而設計：現代高階 CPU 擁有 8 至 96 個核心，每個核心時脈頻率高、快取大，具備複雜的分支預測與亂序執行邏輯，擅長處理有條件判斷、任務排序等串行工作流。GPU（圖形處理器）的設計哲學完全相反：它用幾千至幾萬個相對簡單的核心（NVIDIA 稱為 CUDA Core），同時對大量資料執行相同的運算。兩種架構沒有優劣之分，只有適用場景的差別——跑作業系統、處理資料庫查詢選 CPU；跑矩陣乘法、渲染像素、訓練神經網路選 GPU。關鍵在於，AI 訓練的數學本質恰好與 GPU 的萬核平行架構高度匹配。

AI 訓練為何特別需要 GPU？矩陣運算的數學本質

神經網路訓練在數學上等同於反覆執行「矩陣乘法 → 激活函數 → 反向傳播梯度更新」的循環。矩陣乘法具有高度可分解的平行結構——一個 10,000 × 10,000 的矩陣乘法，理論上可以分解成億個獨立的乘加運算同時進行，完全適合 GPU 的萬核平行架構。相比之下，讓 CPU 跑同樣的矩陣乘法，即便是最頂級的多核心 CPU，也因核心數遠少於 GPU 而必須序列執行大量步驟。訓練 GPT 等級的模型需要在數週甚至數月內持續執行千億次以上的矩陣運算，GPU 的效率優勢因此被大幅放大。這也是為何 AI 訓練的硬體標準答案幾乎一律是 GPU 叢集，而非 CPU 叢集。

NVIDIA H100、B200、GB200：主流 AI GPU 世代更迭一覽

NVIDIA 在 AI GPU 市場的旗艦產品以架構世代命名。Hopper 架構的 H100（2022 年量產）是推動這波算力需求的主力，採用台積電 4 奈米製程，配置 80GB HBM3 記憶體；H200 則在相同架構基礎上升級至 HBM3E，記憶體頻寬大幅提升。2024 至 2025 年推出的 Blackwell 架構 B100/B200，在同等功耗下算力顯著提升，並搭配 HBM3E 更高容量配置。GB200 是將兩顆 B200 GPU 與一顆 Grace CPU 透過 NVLink Chip-to-Chip 高速互連整合的複合晶片模組，專為大規模推論部署設計，代表著「晶片不再單打獨鬥、以系統單元出貨」的產品演進方向。每一代架構更迭也帶動 HBM 和 CoWoS 規格的同步升級，形成三者緊密連動的技術演進節奏。

GPU 市場目前由誰主導？AMD MI300 系列與 Intel Gaudi 的追趕進度

截至 2026 年初，NVIDIA 在 AI 訓練用 GPU 市場的份額依然處於高度主導地位，市占比例大幅領先競爭對手，核心優勢在於 CUDA 生態系的深厚軟體護城河——超過二十年累積的開發者工具、模型庫與框架支援，形成極高的替換成本。AMD MI300X 系列在 2024 年取得微軟 Azure 和 Meta 等雲端大廠的部分訓練與推論訂單，在大記憶體容量（最高達 192GB HBM3E）方面展現出差異化優勢。Intel Gaudi 3 主打能效比，但市場滲透率仍相對有限。值得關注的是，Google TPU、AWS Trainium 等自研 ASIC 另闢蹊徑，在超大規模自建場景形成「客製化晶片 vs 通用 GPU」的長期並行格局。

HBM 是什麼？為何沒有高頻寬記憶體就無法執行 AI 運算？

記憶體頻寬瓶頸：為什麼 AI 晶片不能只靠傳統 DRAM？

AI 推論時的效能瓶頸常常不在算力，而在記憶體頻寬——也就是每秒能把多少資料從記憶體搬到 GPU 運算核心的速率。傳統 DDR5 DRAM 透過 64 位元寬的平行匯流排傳輸，即便是最高規格的 DDR5-8400，每秒峰值頻寬約在 67 GB/s 左右；而 NVIDIA H100 配置的 HBM3 頻寬高達 3.35 TB/s，相差超過 50 倍。這個差距在大型語言模型的推論階段尤為致命——LLM 在生成每個 token 時需要反覆載入數十億個模型參數，頻寬不足會讓 GPU 的龐大算力大量空等，造成實際利用率低落。這就是為什麼 HBM 從設計之初就定位為「貼在 GPU 旁邊的超高速暫存通道」，而非一般主記憶體的替代品。

HBM 的技術原理：3D 堆疊如何突破頻寬天花板？

HBM（High Bandwidth Memory，高頻寬記憶體）透過兩個關鍵技術突破頻寬限制。第一是 3D 垂直堆疊：將 4 至 16 層 DRAM die 像積木一樣垂直疊放，每層之間用貫穿矽通孔（TSV，Through-Silicon Via）完成電性連接，大幅縮短訊號傳輸路徑。第二是超寬匯流排：HBM3 每個 stack 提供 1,024 位元寬的資料匯流排，相比 DDR5 的 64 位元寬多出 16 倍，頻寬因此呈指數級提升。HBM die 本身不直接焊在 PCB 主板上，而是透過 CoWoS 矽中介層與 GPU 晶片並排放置，兩者之間只有微米級的訊號走線距離，進一步降低訊號延遲和功耗。這種整合方式使 HBM 成為與 GPU 高度耦合的配套元件，而非可自由替換的通用記憶體模組。

HBM2E、HBM3、HBM3E、HBM4：各世代規格演進比較

世代	每 Stack 峰值頻寬	代表 GPU 配置	量產時間
HBM2E	約 460 GB/s	NVIDIA A100（80GB）	2021 年
HBM3	約 819 GB/s	NVIDIA H100（80GB）	2023 年
HBM3E	約 1.15 TB/s	H200（141GB）、B200、AMD MI300X（192GB）	2024 年
HBM4	目標 2 TB/s 以上	次世代 AI GPU（量產中）	2025–2026 年

⚠️ 上表頻寬數字為各世代官方規格或廠商公告數字，實際整機頻寬受封裝架構、stack 數量及工作頻率影響，各 GPU 產品配置不盡相同，僅供技術世代比較參考。

誰在生產 HBM？SK Hynix、三星、Micron 的技術競爭現況

HBM 市場由三家記憶體大廠主導，但技術進度差距明顯。SK Hynix 是全球 HBM 市場的技術先行者，率先完成 HBM3E 量產並取得 NVIDIA H200 及 B200 的主要供應商地位，其在高 stack 層數與量產良率控制上的領先，構成短期難以複製的技術護城河。三星在 HBM3E 量產進度上落後 SK Hynix 數個季度，良率問題在 2024 年曾引發外界廣泛討論，但仍持續投入研發以維持 HBM4 世代的競爭資格。Micron 以較晚入局的姿態在 2024 年開始量產 HBM3E，憑藉自身 DRAM 製程的優化能力逐步取得部分客戶認可。三家廠商的競爭重心已轉移至 HBM4 世代——誰能率先以可靠良率量產 HBM4，將決定下一輪 AI GPU 配套記憶體的供應格局。

CoWoS 是什麼？先進封裝為何成為 AI 晶片供應鏈的關鍵瓶頸？

什麼是晶片封裝？從傳統打線封裝到先進封裝的演進脈絡

晶圓廠製造出來的裸晶（die）必須經過封裝才能成為可使用的晶片：封裝負責將裸晶與外部電路板連接、提供機械保護並協助散熱。傳統打線封裝（Wire Bonding）使用金線將晶片墊連到基板，適合低速小型晶片；覆晶封裝（Flip Chip）改用錫球直接倒扣在基板上，訊號速度更快。這些方法在 AI 時代遇到根本限制：當 GPU 晶片需要與 HBM 之間達到 TB/s 等級的資料交換速率時，傳統 PCB 走線的訊號密度根本跟不上需求。先進封裝（Advanced Packaging）因此應運而生——核心概念是在晶片與 PCB 基板之間插入一層高精度「中介層（Interposer）」，讓多顆晶片在接近晶圓級的精度下緊密整合，實現過去只有單一晶片才能達到的訊號密度。

CoWoS 技術解析：矽中介層如何將 GPU 與 HBM 整合在同一基板？

CoWoS（Chip-on-Wafer-on-Substrate）是台積電開發並獨家規模量產的先進封裝平台。其核心結構是一片以矽或高密度重佈線層製成的中介層（Interposer），GPU 晶片與 HBM die 分別被放置在這片中介層上，彼此之間透過中介層內部密集的微細金屬走線（Micro-bump）完成高速電性連接，最後整個結構再封裝到有機基板上，形成完整的封裝模組。中介層的關鍵價值在於訊號走線密度遠高於普通 PCB——台積電 CoWoS 矽中介層的線寬可達微米等級，相比 PCB 的數十微米走線，可容納的 I/O 數量多出數個數量級。這正是 HBM 1,024 位元寬匯流排得以實現的物理基礎，也是 CoWoS 無可替代的核心技術壁壘所在。

CoWoS-S、CoWoS-R、CoWoS-L：三種子技術的差異與適用場景

台積電 CoWoS 平台依中介層材料和製造方式分為三個子技術路線。CoWoS-S（Silicon Interposer）使用矽晶圓製作中介層，電性表現最優異、I/O 密度最高，是 H100、H200、B200 等旗艦 AI GPU 的標準選擇，但矽中介層面積受晶圓尺寸限制，成本也相對最高。CoWoS-R（RDL Interposer）改用有機重佈線層取代矽中介層，製程成本較低，適合對效能要求稍低的應用場景。CoWoS-L（Local Silicon Interconnect）是為超大尺寸封裝設計的最新架構，透過在有機基板上嵌入局部矽互連橋接塊，可支援 GB200 等雙 GPU＋CPU 複合模組的超大面積封裝需求，是 Blackwell 世代 AI 伺服器的重要技術支柱，也是台積電目前先進封裝競爭力最強的差異化項目之一。

CoWoS 產能為何長期吃緊？台積電 2024–2026 年擴產時程與現況

CoWoS 產能瓶頸的根本原因在於技術壁壘高、建置週期長。CoWoS 矽中介層的製造需佔用台積電的晶圓產能，且製程複雜度接近邏輯晶片，從廠房建設到設備安裝再到良率爬坡，一條新產線的完整建置週期通常需要 18 至 24 個月。2023 至 2024 年間，AI 伺服器需求的爆發速度遠超台積電 CoWoS 擴產進度，導致主要 AI GPU 客戶出貨計畫普遍受到封裝產能約束。台積電持續在台灣中部及竹科投入先進封裝產能擴充；進入 2025 至 2026 年，隨著新產能陸續釋出，瓶頸程度有所緩解，但在 GB200 的 CoWoS-L 需求持續放量的背景下，供需緊張格局仍是市場持續關注的焦點。

除了台積電，還有哪些公司提供類似的先進封裝服務？

台積電在 CoWoS 規模量產上的領先地位短期難以撼動，但其他廠商正從不同角度切入先進封裝市場。三星電子的 X-Cube 和 SAINT 封裝平台是最直接的競爭者，但在規模量產可靠性和客戶認證進度上仍落後台積電數個世代。英特爾的 EMIB（Embedded Multi-die Interconnect Bridge）和 Foveros 技術路線主要用於自家晶片整合；日月光（ASE）與安靠（Amkor）則在中低階先進封裝（如 FOPLP、SiP 整合）上具備規模優勢，但尚未切入 CoWoS 同等技術規格的市場。整體來看，台積電在 AI 算力先進封裝的技術護城河，是台灣半導體製造優勢中防禦性最強的一環。

GPU、HBM、CoWoS 如何串連成一條完整的 AI 算力產業鏈？

一顆 AI GPU 的誕生：從晶圓廠到 HGX 機板的完整製程路徑

一顆完整 AI GPU 模組的誕生可分為六個主要階段。GPU 晶圓由台積電以先進邏輯製程（H100 為 4 奈米、B200 為 3 奈米）製造，切割後形成 GPU 裸晶；HBM 由 SK Hynix 等記憶體廠完成 3D 堆疊封裝後供貨；台積電 CoWoS 工廠將 GPU 裸晶與 HBM 並排貼合在矽中介層上，完成高密度整合封裝，形成 GPU 模組；封裝完成的模組交由 OSAT 廠（如日月光）進行基板封裝與最終測試；測試合格後進入伺服器代工廠（廣達、緯穎、鴻海等），焊接到 HGX 機板（通常含 8 顆 GPU 與 NVLink Switch）；最後裝入機箱配合 CPU 和 InfiniBand 網路卡，完成 AI 伺服器整機組裝出貨。這條鏈上任一環節的延誤，都會造成下游出貨連鎖遞延。

AI 算力供應鏈圖譜：關鍵廠商與其所在節點

供應鏈節點	主要廠商	台灣廠商
GPU／ASIC 設計	NVIDIA、AMD、Intel、Google（TPU）、AWS	—
邏輯晶圓代工	台積電（主導）、三星	台積電
高頻寬記憶體（HBM）	SK Hynix（領先）、三星、Micron	—
先進封裝（CoWoS）	台積電（主導）、三星、英特爾	台積電
OSAT 封測	日月光（ASE）、安靠（Amkor）、長電科技	日月光
AI 伺服器代工	廣達、緯穎、鴻海、超微電腦（Supermicro）	廣達、緯穎、鴻海
雲端終端採購方	微軟 Azure、AWS、Google Cloud、Meta	—

上游、中游、下游如何分工？各節點的毛利率結構差異

AI 算力供應鏈的毛利率分佈呈現明顯的「微笑曲線」形態，但整體水準遠高於傳統消費電子供應鏈。上游晶片設計商（NVIDIA）坐擁最高毛利，核心來源是 CUDA 生態系與技術壟斷帶來的定價權。晶圓代工端台積電的先進封裝（CoWoS）毛利優於標準邏輯晶圓，原因是競爭者少、技術門檻高、客戶集中。HBM 記憶體廠的毛利率在 2024 至 2025 年供給緊缺期間顯著提升，但記憶體產業歷史上具有高度週期性，高毛利時期並不持久。伺服器代工廠（廣達、緯穎）位於組裝端，毛利率結構性偏低，但勝在訂單規模大、交貨能見度高，且 AI 伺服器 ASP（平均售價）遠高於一般伺服器，對整體營收貢獻較大。

投資 AI 算力相關公司前，需要了解哪些風險因素？

技術迭代風險：下一代架構可能改變供應鏈格局

AI 晶片技術的演進速度遠超傳統半導體週期。光學互連（Optical Interconnect）技術若在未來 3 至 5 年取得突破性量產進展，電性 CoWoS 整合方式可能面臨架構替代；記憶體內計算（PIM，Processing-In-Memory）等新型態架構，可能在特定 AI 推論場景重新定義算力需求的組成方式。對投資人而言，這意味著任何高市占的技術節點都存在技術路徑轉換帶來的市占快速重分配風險。評估一家 AI 算力公司時，觀察其研發支出佔比和技術儲備廣度，往往比單純看當前市占率更能反映長期護城河的強度。

地緣政治風險：美國出口管制如何影響 AI 晶片全球供應鏈？

美國商務部工業安全局（BIS）自 2022 年以來持續強化對 AI 晶片出口的管制措施，核心限制集中在算力門檻以上的 GPU 向特定地區的出口資格。對 AI 算力產業鏈的直接影響包括：部分市場需求被強制轉向低規格替代版本（如 NVIDIA A800/H800）、企業在全球產能配置上須承擔更複雜的合規成本。台灣廠商作為製造端，直接承受出口管制的衝擊較少，但其主要客戶（NVIDIA 等晶片設計商）的全球市場空間受壓，間接影響台廠的長期訂單量能。中國 AI 加速器的自研進展（如華為 Ascend 系列）亦是值得持續追蹤的替代需求變數。

資本支出週期風險：雲端巨頭採購放緩時供應鏈的連鎖效應

AI 算力需求目前高度集中在微軟、Google、Amazon、Meta 等少數雲端超大規模業者的資本支出計畫中。一旦這些巨頭因 AI 投資回報評估調整、宏觀利率環境改變或市場競爭格局重塑而縮減採購力道，整條供應鏈都會感受到訂單波動的衝擊。伺服器採購歷史上具有明顯的週期性：需求旺盛時廠商拉貨超前，需求放緩時則出現庫存去化的骨牌效應。雲端巨頭財報電話會議（Earnings Call）中對 AI CapEx 的前瞻指引表述，是追蹤供應鏈需求變化最重要的領先指標之一，投資人應養成定期追蹤的習慣。

客戶集中度風險：單一客戶佔營收過高對供應商財務的影響

台灣 AI 算力供應鏈廠商普遍面臨高客戶集中度問題。部分伺服器代工廠的 AI 伺服器營收高度集中於少數幾家超大規模客戶，先進封裝端的 CoWoS 產能亦有相當比重集中於 NVIDIA 訂單。客戶集中度過高在景氣上行期看似穩固，但一旦客戶啟用第二供應商策略，或因技術路徑轉換重新評估採購架構，高集中度廠商的財務波動幅度往往大幅超越整體市場。評估時可關注各廠商年報或投資人關係揭露中「主要客戶佔營收比」的說明，以及廠商是否有效推進客戶多元化策略。

如何用基本面指標評估 AI 算力公司的競爭力？

毛利率與 ASP 趨勢：衡量技術護城河的第一指標

毛利率持續提升是技術護城河加深的最直接財務信號。對 HBM 廠商而言，當 SK Hynix 的 HBM3E 毛利率顯著高於傳統 DDR5 DRAM，代表其在高技術產品上具備定價能力；若毛利率出現跳水，往往意味著競爭者技術追上或市場供過於求。ASP（平均售價）的趨勢同樣關鍵：AI GPU 的 ASP 從 H100 世代到 B200 世代大幅上升，反映技術升級帶動的議價空間；若 ASP 在新世代推出後仍無法維持，則代表競爭格局正在惡化。投資人可透過各廠商財報中的分部營收與出貨量比值，自行估算 ASP 趨勢，而非依賴單一季度數字做判斷。

Backlog 與 Book-to-Bill 比值：判斷需求持續性的關鍵數字

Backlog（未交付訂單積壓量）和 Book-to-Bill 比值（新訂單進入量 ÷ 出貨量）是半導體和伺服器廠商評估近期需求能見度的核心指標。Book-to-Bill 大於 1 代表新訂單進入速度快於出貨，需求正在積累；小於 1 則代表廠商正在消化舊訂單且新訂單補充不足，是需求降溫的早期預警信號。高 Backlog 覆蓋提供較強的業績能見度，但也需注意，高 Backlog 有時反映的是產能瓶頸而非真實需求持續累積，兩者需結合交期延長或縮短的趨勢一起判讀，才能避免誤判需求的真實強度。

CapEx／Revenue 比率：廠商擴產積極度與財務壓力的觀察窗口

資本支出佔營收比（CapEx/Revenue）反映廠商在技術升級和產能擴充上的投入強度。台積電在 AI 封裝產能擴充期間的 CapEx/Revenue 比率顯著上升，代表其主動押注技術路徑；記憶體廠在 HBM 擴產期間的高 CapEx 比率，既是技術承諾，也是財務槓桿放大。過高的 CapEx/Revenue 比率若沒有對應的營收增速跟上，可能壓縮自由現金流並提升財務風險；反之，同業中 CapEx 顯著低於競爭者的廠商，可能在技術代差拉開後喪失後續接單能力。這個比率需結合廠商的負債結構與自由現金流狀況綜合評估，不宜單獨使用。

技術世代市占率：誰在贏得 HBM4 與 CoWoS-L 的競爭？

在快速技術迭代的 AI 算力產業，「當前世代市占」只是後視鏡，「次世代技術認證進度」才是前瞻指標。對 HBM 廠商而言，能否率先通過 NVIDIA、AMD 對 HBM4 的供應商認證，決定了未來 12 至 18 個月的核心訂單歸屬；對封裝廠而言，CoWoS-L 的量產良率爬坡速度，直接影響 GB200 和後續架構的出貨節奏。投資人可追蹤各廠商技術路線圖公告、法說會中對次世代認證進度的說明，以及競爭對手的技術發展動態，拼湊次世代競爭格局的輪廓。來自 Goldman Sachs、Morgan Stanley、JP Morgan 等合格機構的產業研究報告，對次世代市占預測的修訂方向往往比當期數字更具參考價值。

📚 延伸閱讀建議：若你想進一步了解 AI 算力個別公司的財務結構分析框架，可參考台積電、SK Hynix 等廠商的官方投資人關係（IR）網頁，直接取得法說會投影片與年報——這些第一手資料是研究供應鏈競爭力最可靠的原始素材。公開資訊觀測站（MOPS）亦提供台灣上市公司的完整財報揭露，是評估台廠競爭力的免費資料來源。

FAQ：AI 算力產業鏈最常見的五個問題

HBM 和一般 DDR5 記憶體有什麼不同？可以互相替代嗎？

兩者完全不可互相替代，定位根本不同。DDR5 是通用主記憶體，透過標準 DIMM 插槽與主機板連接，優點是成本低、可由使用者擴充替換；HBM 是高度客製化的封裝級記憶體，直接整合在 GPU 封裝模組內，無法單獨抽換。頻寬方面，HBM3E 的每 GPU 頻寬超過 3 TB/s，DDR5 頂規不足 70 GB/s，差距超過 40 倍。正因如此，AI 伺服器中 HBM 負責供應 GPU 的高速運算資料流，DDR5/DDR6 則搭配 CPU 處理系統級任務，兩者各司其職，並非競爭關係。

台積電 CoWoS 是唯一的先進封裝選擇嗎？競爭對手的現況如何？

截至 2026 年初，台積電 CoWoS 是目前唯一能以高良率、大規模量產 AI GPU 等級先進封裝的廠商。三星和英特爾各有類似技術路線（X-Cube、EMIB/Foveros），但在量產規模、客戶認證和技術成熟度上仍落後台積電。值得關注的是，部分 AI 晶片業者（如 AMD、某些 ASIC 廠）已開始評估多重供應商策略以降低對台積電的依賴，但短期內 CoWoS 的主導地位不太可能被快速撼動。日月光等 OSAT 廠商則切入較低規格的先進封裝需求，形成分工而非直接競爭的格局。

GPU、ASIC、NPU 三種 AI 晶片各有什麼不同？適用哪些場景？

GPU 是通用型平行運算晶片，支援各種框架（PyTorch、TensorFlow 等），適合研究開發與多樣化訓練任務，靈活性最高但單位算力效能不一定最優。ASIC（Application-Specific Integrated Circuit，專用積體電路）是針對特定運算任務全客製化的晶片，例如 Google TPU 專為矩陣乘法最佳化，在特定工作負載上可達 GPU 數倍的能效比，但無法靈活切換任務。NPU（Neural Processing Unit，神經處理器）則多見於終端裝置（手機、筆電）的邊緣 AI 推論，針對低功耗場景設計，算力遠低於資料中心 GPU，目標是在裝置端執行語音、影像辨識等日常 AI 任務。三種晶片適用場景各異，並非替代關係。

AI 算力需求會一直成長嗎？有哪些因素可能讓需求降溫？

AI 算力的長期需求方向依然向上，但成長速度存在週期性波動的風險。可能讓需求降溫的因素包括：其一，AI 模型效率突破——若未來的大型模型在相同硬體上能達到更高推論效率（例如 MoE 稀疏架構、蒸餾小模型），單位推論算力消耗可能下降；其二，雲端大廠 ROI 壓力——若 AI 服務商業化速度不如預期，資本支出擴張可能放緩；其三，地緣政治與出口管制收緊；其四，宏觀利率與資金環境的影響。需求降溫不等於需求消失，但供應鏈廠商的存貨水位和訂單能見度在這種環境下會顯著惡化，這正是評估供應鏈廠商時不可忽略的週期性因素。

新手如何自學研究 AI 算力產業鏈？有哪些公開的免費資料來源？

入門研究有幾個可靠的免費起點。第一，直接閱讀廠商的官方法說會資料：台積電、廣達、日月光等台灣廠商的季度法說投影片可從公開資訊觀測站（MOPS）或各公司 IR 網頁下載，SK Hynix 和 NVIDIA 亦有英文版法說會材料公開。第二，追蹤 IEEE Spectrum、AnandTech、SemiAnalysis 等技術媒體，這些資源提供 AI 晶片架構的深度技術解析。第三，善用工研院和資策會定期發布的台灣半導體產業報告，了解本土供應鏈的整體格局。第四，NVIDIA 的 GTC 大會技術演講（免費線上直播）是理解最新 GPU 架構演進的第一手資料。從閱讀一份法說會投影片開始，比閱讀任何二手分析報告都更能建立對產業的直觀理解。

⚠️ 免責聲明
本文內容僅供資訊參考，不構成任何投資建議，亦不涉及個別股票的買賣建議或目標價預測。文中所提及之產業鏈廠商及技術資訊，均以公開資料為基礎整理，不代表對任何公司的投資評等或推薦。投資涉及風險，投資人應根據自身財務狀況、風險承受度及投資目標獨立判斷，必要時請諮詢具備合法資格的專業財務顧問。過往產業表現不代表未來績效。